김대리들을 위한 하드웨어 기술 공유

UTP CABLE

by nooriry — Fri, 17 Feb 2012 12:27:29 +0900

이전에 포스팅한 'CAT5와 CAT5e의 비교' 포스트가 너무 빈약하단 생각도 들고 금번에 UTP cable에
대해 정리해야 하는 기회도 생겨서 UTP cable의 category에 대해 정리하고자 한다.

UTP cable이란 무엇인가?

Unshielded Twisted Pair cable이란 EMI나 cable내부에서 발생하는 crosstalk를 줄이기 위해 pair를 꼬아서
구성한 cable을 말한다.
주변에서 우리가 흔히 보는 LAN cable이 UTP cable의 일종으로 Category 5e로 분류되는 cable이다.

UTP cable의 피복을 벗겨보면 이렇게 생겼다.

이 UTP cable을 전화기 발명가로 유명한 Bell이 마찬가지로 발명했다니 놀랍지 않은가. 이 사람...
천재인듯.

참고로 UTP와 STP의 차이는 아래의 그림과 같이 pair shield가 있느냐 없느냐다.

1. UTP cable의 종류

1.1 주요 UTP cable
   UTP cable 종류가 참 많은데 우리가 잘 알고있는 category 5/5e, category 5의 이전 버전인 category 3,
   gigabit ethernet을 위한 category 6에 대해 알아보도록 하자.

   그런데 category 5 spec은 category 5e로 spec이 변경되면서 사라졌다... 역사속으로...
   그러므로 우리는 CAT 3, CAT 5e, CAT 6에 대해서만 알아볼 것이다.

1.2 Horizontal Cabling
   UTP cabling은 backbone cabling과 horizontal cabling이 구분되어 있다.
   우리가 일반적으로 사용하는 LAN cable은 horizontal cabling에서 사용하기 위한 용도이다.
   Backbone cabling에 사용되는 cable은 horizontal cabling에서 사용하는 cable과 비교 했을 때
   전송 parameter부분에서 약간의 차이가 있다.

   본 포스트는 horizontal cabling에 사용하는 UTP cable을 기준으로 설명토록 한다.

2. UTP cable Parameter
   UTP cable의 특성을 구분하는 parameter들은 다음과 같다.
   - Wire Map
   - Propagation Delay
   - Delay Skew
   - Cable Length
   - Insertion Loss
   - Return Loss
   - NEXT
   - PSNEXT
   - ELFEXT
   - PSELFEXT
   - ACR
   - PSACR
   - DC Loop Resistance

   UTP cable의 category인증은 TIA에서 이뤄진다.
   ① TIA에 인증 요청
   ② TIA에서 CERTIFICATION TESTING TOOL을 이용하여 상기의 parameter들에 대한 검토
   ③ 측정된 parameter들에 대해 pass/fail 판단
   ④ 요청된 category의 spec을 만족하면 cable에 'CAT x' print

   CAT 3, CAT 5e, CAT 6 cable은 생김새가 동일하기 때문에 cable주위에 print되어 있는 문구를 통해서만
   어떤 cable인지 알 수 있다.

   widipedia에서 찾아보면 FLUKE의 장비를 이용하여 certification test tool을 사용하는 사진이 있다.

   위에서 열거된 parameter들을 CAT 3, CAT 5e, CAT 6별로 어떻게 다른지 확인하는것이 본 포스트의
   목적이 되겠다.

3. Wire Map
   CAT 3, CAT 5e, CAT 6의 wire map은 모두 동일하다.
   즉, 구조적으로 동일하고 생김새도 동일한 cable이라는 것이다.

3.1 UTP cable의 connection

3.2 CROSSOVER
   UTP cable을 결선할 때 T-568이라는 표준에 따라 pair선들을 배치하게 되는데 윗 그림의 왼쪽 부분처럼
   RJ-45 plug에 배치하는 방법이 T-568A라는 방식이며 우리가 흔히 straight through cable이라고 부르는
   방법이다.
   그리고 통상 PC와 연결할 때 사용하는 방식인 crossover cable은 맨 오른쪽 그림의 배치처럼
   1,2 / 3,6번 pair를 서로 바꿔서 사용하는 T-568B 방식이다.

   Straight cable은 cable의 양쪽을 모두 T568-A로 결선하고 crossover cable은 straight cable의 한 쪽을
   T568-B로 결선하는 것이다.

4. 구조 Parameter
   아래의 parameter들은 CAT 3, CAT 5e, CAT 6에 공통적으로 적용되는 부분이다.
   Capacitance 값의 차이가 있다는 정도만 확인하고 넘어가자.

   추가로 CAT 3, CAT 5e, CAT 6 cable은 다음 조건을 만족해야 한다.
   - AWG 22~24 cable 사용
   - UTP cable의 특성 임피던스는 100Ω ±15Ω
   - 최대 길이는 100m
   - CAT 3는 3inch 마다 twist
   - CAT 5e 이상은 0.5inch 마다 twist

5. 전송 Parameter
   CAT 3, CAT 5e, CAT 6의 parameter를 먼저 비교하여 결론을 확인하고 각 parameter들에 대한 부연
   설명은 이후의 포스트에서 하도록 하겠다.

   CAT 3는 전화선이나 10BASE-T, ATM25등에 사용하는 low level의 category이다.
   그래서 특성에 대한 세부 parameter도 없고 bandwidth도 16MHz로 제한되어 있음을 알 수 있다.
   10BASE-T로 사용될 땐 2쌍의 wire를 사용하면서 RJ-11 connector를 사용하고,
   10BASE-T4로 사용될 땐 4쌍의 wire를 사용하면서 RJ-45 connector를 사용하게 된다.

   CAT 5e는 100Mbps가 가능한 fast ethernet인 IEEE 802.3u를 지원하기 위해 bandwidth를 100MHz까지
   지원하도록 spec이 만들어졌다.

   CAT 6는 gigabit ethernet을 위해 bandwidth가 250MHz까지 확장 되었음을 알 수 있다.

[참고]
WIKIPEDIA

Commercial Building Telecommunications Cabling Standard
- TIA -

포스트의 부족한 내용이나 아쉬운 부분을 본 페이지에 특화된 google검색을 통해서 알아보세요.

Custom Search

DC-DC CONVERTER에서 L과 C의 값을 선정하는 방법 2/2

by nooriry — Thu, 16 Feb 2012 13:12:26 +0900

이번 포스트는 DC-DC CONVERTER를 사용할 때 적절한 인덕터와 콘덴서의 값을 선정하는 방법에 대해
다루려고 한다.

DC-DC CONVERTER의 원리에 대해 이전의 포스트를 참고, 숙지한 뒤 본 포스트를 이해하는것이 좋겠다.

☞ DC-DC STEP DOWN CONVERTER의 원리
☞ DC-DC STEP UP CONVERTER의 원리

상기의 포스트들에 대한 숙지가 되었으면 본론으로 들어가보자.

포스트를 작성하다보니 내용이 생각보다 길어져서 본 포스트에선 콘덴서의 선정에 대해서만 논의
하겠다.
인덕터의 선정에 대해선 이전 포스트를 참고 하자.

☞ DC-DC CONVERTER에서 L과 C의 값을 선정하는 방법 1/2

본 포스트의 내용은 약간의 공식들과 계산식이 포함되어 있어서 복잡하고 어려운 내용이 아닌가 하는
느낌을 받을 수도 있다.
하지만 제가 이해하고 쓴 내용이니 절대로 어려운 내용이 아니다.
어려워 하지 말고 차근히 포스트를 읽어보면 누구나 이해 할 수 있다.
계산식들은 '아... 그런가보다' 하고 넘어가고 필요할 때가 오면 그 때 가서 공식에 대입해 보고
계산해 보면 되겠다.

먼저 아래의 회로를 훑어보자.

위의 회로에서 오른쪽 부분에 있는(전압이 출력되는 쪽에 있는) L1과 C2의 값을 얼마로 선정할 것인가?

위 회로의 설계자는 왜 L1을 10uH로 했고 C2를 10uF으로 선정하였는지 알아보자.

1. C값의 선정
   DC-DC CONVERTER의 datasheet에 보면 C2부품의 선정에 대해 세라믹이나 탄탈, LOW ESR 콘덴서를
   아주 강력하게 recommend한다.

   도대체 메이커들은 왜 그런 문구를 넣는 것인가? 그런 부품은 비싼데...

   C2의 역할은 출력되는 DC전압을 일정하게 유지하는 것이기 때문에 DC-DC CONVERTER의 특성과
   매우 큰 관계가 있기 때문이다.

2. C값을 구하는 공식
   V = I*R에서 △VO = △IL*R이므로

   C2가 일반 콘덴서일 경우는 다음의 식에서 C값을 구할 수 있다.

C2가 low ESR 콘덴서일 경우는 다음의 식에서 C값을 구할 수 있다.

   상기의 식들에서 각 파라미터들의 의미는...

   △VO : 출력 전압의 변동 폭
   △IL : 인덕터에서 발생하는 전류 리플
   ESRCO : C2의 ESR성분
   f : DC-DC의 switching 주파수
   CO : 우리가 구하려는 C2의 CAPACITANCE

   즉 출력 전압의 변동폭은 C2의 ESR값에 비례하고 CO값에 반비례한다는 중요한 사실을 알 수 있다.

   위의 수식 뒷 부분에 있는 1/(8*f*CO)는 콘덴서의 용량성 리액턴스인 XC(f)=1/(2πfc)[Ω]로서 콘덴서가
   가지는 저항 성분이다.
   콘덴서는 높은 주파수일수록 XC(f)가 낮아지므로 고주파를 pass시킬 수 있다는 사실을 학교에서
   배웠다. 기억을 더듬어보자.

3. C값을 구하는 실제 계산
   일반적인 저가의 콘덴서를 사용했다고 할 때 C값에 따라서 △VO이 얼마가 나오는지 계산해 보자.

   참고로 일반적인 콘덴서의 ESR값은 wikipedia에 다음과 같이 나와있다.

   [위의 ESR표에서 10uF의 일반적인 알루미늄 콘덴서를 사용했을 경우]
   ESRCO : 0.5Ω
   CO : 10uF
   △IL : 1.2A (3A의 40%로 설정)
   f : 340KHz

   △VO = 644mV가 나온다.

   [위의 ESR표에서 100uF의 일반적인 알루미늄 콘덴서를 사용했을 경우]
   ESRCO : 0.5Ω
   CO : 100uF
   △IL : 1.2A (3A의 40%로 설정)
   f : 340KHz

   △VO = 604mV가 나온다.

   CO의 값을 10배로 늘려도 △VO는 얼마 줄어들지 않았다.

   만일 low ESR 콘덴서를 사용했다고 한다면 C값에 따라서 △VO이 얼마가 나오는지 계산해 보자.

   [위의 ESR표에서 10uF의 세라믹 콘덴서를 사용했을 경우]
   ESRCO : 0.015Ω
   CO : 10uF
   △IL : 1.2A (3A의 40%로 설정)
   f : 340KHz

   △VO = 62mV가 나온다.

4. 결론
   맨 위에 있는 회로도에서 C2를 일반 100uF콘덴서를 사용하면 △VO은 644mV가 되지만 10uF 세라믹
   콘덴서로 사용하면 △VO은 62mV가 된다.

   그러므로 △VO을 줄이기 위해선 콘덴서의 용량을 늘리기보단 가장 큰 요인인 ESR값이 작은
   콘덴서를 사용해야겠다.

포스트의 부족한 내용이나 아쉬운 부분을 본 페이지에 특화된 google검색을 통해서 알아보세요.

Custom Search

DC-DC CONVERTER에서 L과 C의 값을 선정하는 방법 1/2

by nooriry — Mon, 13 Feb 2012 13:45:43 +0900

이번 포스트는 DC-DC CONVERTER를 사용할 때 적절한 인덕터와 콘덴서의 값을 선정하는 방법에 대해
다루려고 한다.

DC-DC CONVERTER의 원리에 대해 이전의 포스트를 참고, 숙지한 뒤 본 포스트를 이해하는것이 좋겠다.

☞ DC-DC STEP DOWN CONVERTER의 원리
☞ DC-DC STEP UP CONVERTER의 원리

상기의 포스트들에 대한 숙지가 되었으면 본론으로 들어가보자.

포스트를 작성하다보니 내용이 생각보다 길어져서 본 포스트에선 인덕터의 선정에 대해서만 논의
하겠다.
콘덴서의 선정에 대해선 다음 포스트를 참고 하자.

☞ DC-DC CONVERTER에서 L과 C의 값을 선정하는 방법 2/2

본 포스트의 내용은 약간의 공식들과 계산식이 포함되어 있어서 복잡하고 어려운 내용이 아닌가 하는
느낌을 받을 수도 있다.
하지만 제가 이해하고 쓴 내용이니 절대로 어려운 내용이 아니다.
어려워 하지 말고 차근히 포스트를 읽어보면 누구나 이해 할 수 있다.
계산식들은 '아... 그런가보다' 하고 넘어가고 필요할 때가 오면 그 때 가서 공식에 대입해 보고
계산해 보면 되겠다.

먼저 아래의 회로를 훑어보자.

위의 회로에서 오른쪽 부분에 있는(전압이 출력되는 쪽에 있는) L1과 C2의 값을 얼마로 선정할 것인가?

위 회로의 설계자는 왜 L1을 10uH로 했고 C2를 10uF으로 선정하였는지 알아보자.

1. L값의 선정
   인덕터 값을 선정하는 기준은 무엇인가?
   - 부하가 최대일 때
   - 인덕터에서 발생하는
   - 전류 리플의 범위

   이것이 L값의 선정 기준이 되는 것이다.

2. L값을 구하는 공식
   전류 리플의 변화값은 다음의 식으로 구할 수 있다.

   상기의 식에서 각 파라미터들의 의미는...

   △IL : 인덕터에서 발생하는 전류 리플
   L : 우리가 구하려는 인덕터의 인덕턴스
   fSW : DC-DC의 switching 주파수
   D : Vout/Vin

3. L값을 구하는 실제 계산
   인덕터에서 발생하는 전류 리플의 허용을 40%로 제한하자.
   DC-DC의 최대 출력이 3A이므로 △IL은 1.2A (3A의 40%값), fSW는 340KHz, Vout은 3.3V, Vin은
   12V라고 하면

   위의 식은
   1.2A = 8.7V * 0.275V / L * 340KHz 로 나타나며 L은 5.8uH가 된다.

   이 결과의 의미는 인덕터를 최소 5.8uH짜리를 써야 인덕터에 걸리는 전류의 리플 성분이 1.2A를
   벗어나지 않음을 의미 한다.

   그리고 한 가지 더... 인덕터에 걸리는 전류를 고려해야 한다.
   허용 전류가 낮은 인덕터를 사용한다면 인덕터가 파손되거나 엄청난 열이 발생할 것이다.

   해당 관계식은 다음과 같다.

   위의 식은 인덕터에 최소 ILOAD + △IL/2의 전류가 흐를 수 있도록 해야 한다는 의미이므로 최소
   3.6A짜리 인덕터를 사용해야 한다는 의미이다.

   쉽게 말하자면 3A짜리 DC-DC를 선정했고 전류 리플 마진을 40%로 했으니까 인덕터의 전류 특성이
   3A + 1.2A/2는 되어야 한다는 것이다.

   왜 1.2A를 2로 나누었을까?
   1.2A는 전류 ripple의 peak to peak 값이므로 3A를 기준으로 ±0.6A이기 때문이다.
   즉, 3A + 최대 3A의 40% ripple -> 3A ±0.6A -> 최대 3.6A

4. 결론
   위에서 설명된 내용대로 L1은 5.6uH/3.6A짜리를 사용해야 하며 범용 부품의 사용, 마진등을 고려하여
   10uH/4A짜리가 사용된 것이다.

   인덕턴스가 커지면 인덕터는 비싸지고 사이즈도 커진다.
   그렇다면 인덕턴스 값을 줄이려면 어떻게 해야할까?

   fsw가 커져야 한다. 즉 DC-DC의 switching 주파수가 높은 제품을 선정해야 하는 것이다.

포스트의 부족한 내용이나 아쉬운 부분을 본 페이지에 특화된 google검색을 통해서 알아보세요.

Custom Search

[2011년 10월 21일] 회사, 무의도 산행

by nooriry — Tue, 01 Nov 2011 16:28:38 +0900

▲잠진도 선착장에서 바라본 무의도. 정말 배타고 5분 걸림. 너무 가까워서 허탈해 하는 모습.

▲국사봉 정상을 향해 등반

▲국사봉 정상

▲국사봉에서 내려다본 무의도 전경

▲국사봉에서 내려다본 인천 공항

▲국사봉에서 내려다본 하나개 해수욕장

▲호룡곡산 정상

▲호룡곡산에 있는 지적삼각점, 그 유명한 DGPS 기준점인지... 모르겠다.

▲호룡곡산을 끼고 도는 환상의길에서 바라본 바닷가. 등산코스에 바다가 가까이 있어서 특별한 기분

▲무의도의 하나개 해수욕장 입구. 입장료 받음.

INTERNET PROTOCOL의 종류

by nooriry — Mon, 31 Oct 2011 15:21:29 +0900

TCP/IP 계층은 4개의 계층으로 이루어져 있으며 각 계층은 OSI 참조모델을 표준으로 하고 있다.

이번 포스트에선 TCP/IP 계층을 OSI 참조모델의 계층과 비교해 보고 각 계층에서 사용되는 protocol은
어떤것들이 있는지 확인해 본다.

1. OSI 참조모델과 TCP/IP 계층의 비교

2. OSI 참조모델의 각 계층에서 사용되는 protocol
   [APPLICATION]
   SIP, DNS, FTP, HTTP, SMTP, SNMP, TELNET, DHCP, RTP

   [PRESENTATION]
   SSL, TLS

   [SESSION]
   NetBIOS, SAP, L2TP

   [TRANSPORT]
   TCP, UDP, SCTP, SPX

   [NETWORK]
   IP, ICMP, IPsec, IGMP, IPX, AppleTalk

   [DATA LINK]
   ATM, SDLC, HDLC, ARP, IEEE802.3, FR, PPP

   [PHYSICAL]
   POTS, PDH, SONET/SDH, PON, DSL

3. TCP/IP의 각 계층에서 사용되는 protocol
   [APPLICATION]
   BGP, DHCP, DNS, FTP, HTTP, MGCP, RIP, RTP, SIP, SMTP, SNMP, SSH, TELNET

   [TRANSPORT]
   TCP, UDP, SCTP, RSVP

   [INTERNET]
   IP, ICMP, IGMP, IPsec

   [LINK]
   ARP, OSPF, L2TP, PPP, ISDN, FDDI

각 모델에서 사용하는 protocol을 확인해 본 결과 TCP/IP의 계층은 OSI 참조모델을 기준으로
만들어졌음을 다시 한 번 확인할 수 있었다.

[참고]
http://en.wikipedia.org

포스트의 부족한 내용이나 아쉬운 부분을 본 페이지에 특화된 google검색을 통해서 알아보세요.

Custom Search

MOSFET의 특징 및 활용 2/2

by nooriry — Thu, 13 Oct 2011 12:22:09 +0900

   Q1은 MOSFET으로 body drain diode가 들어있는 제품이며 source쪽의 12V를 drain쪽으로
   공급/차단하는 회로이다.
   Q1의 gate는 Q2로 drive하며 R1은 Q2가 도통 되었을 때 short를 방지해주고 R2는 Q1의 gate에
   입력되는 전류를 제한하기 위해 사용 하였다.

   상기 회로의 동작 진리표는 다음과 같다.

   Q2의 base가
     HIGH : Q1의 gate가 low가 되어 Q1이 OFF
     LOW : Q1의 gate가 high가 되어 Q1이 ON

   이 회로는 매우 간단하지만 실제 routing을 할 때는 몇가지 고려해야 하는 사항이 있다.
   왜냐하면 gate와 source, drain에 발생하는 voltage spike 때문이다.

   [GATE의 VOLTAGE SPIKE]
   MOSFET의 중요한 특성이 한 가지가 있는데 바로 gate와 source간의 spike이다.

   만일 상기와 같이 회로가 설계되어 있고 drain쪽의 전압을 빠르게 ON/OFF/ON/OFF... switching하고
   있다고 하자.
   Drain쪽의 전압이 올라갈 때 gate와 source간에 아래와 같이 spike가 발생한다.

   상단 그림은 drain-source의 전압 파형이고 하단 그림은 gate-source의 전압 파형이다.
   Gate-source 전압에 spike가 발생하고 있음이 보인다.

   만일 source와 drain에 12V가 걸리고 있었다면 spike의 전압은 최대 1/6, 즉 2V까지 발생할 수 있다.
   물론 이는 worst case로 한정되지만 어쨌든 이런 원치 않는 신호에 의해 부적절한 설계가 되는 것이다.

   이 내용은 매우 심각하게 받아들여야 한다.
   왜냐하면 MOSFET의 gate에 LOW를 drive하여 MOSFET을 ON했을 때 gate에 spike가 2V까지
   발생한다면 이 MOSFET은 다시 OFF가 되는 조건이기 때문이다.
   나는 device를 ON했는데 spike때문에 device가 잠깐 OFF가 됬다가 다시 ON이 되는것이다.

   게다가 drain쪽의 전압이 내려갈 땐 gate쪽에 spike가 발생하면서 device에서 허용하는 전압보다
   내려가는 상태가 발생할 수 있다.
   이는 MOSFET을 파손 시킬수도 있게 된다.

   이에 대한 대책으로 gate단에 zener diode를 다는 방법이 있다.

   Overshoot된 전압이 zener에 의해 clamp되어 해결할 수 있지만 overshoot된 전압이 zener보다 낮다면
   소용이 없어지며 gate에 큰 inductance값이 존재하기라도 하면 zener에 의해 gate가 발진하게 된다.

   보다 근본적인 해결 방법은 gate단의 impedance를 최소화 하는 것이다.

   어떻게 하면 패턴의 impedance를 최소화 할 수 있나?
   - Gate의 패턴 굵기를 넉넉하게 설정
   - Current loop를 최소화 하고 가능한 path를 짧게 라우팅
   - Ground plane을 별도로 형성

   [DRAIN, SOURCE의 VOLTAGE SPIKE]
   MOSFET을 이용하여 설계할 때 회로 내부의 inductance를 조심히 관리해야 한다.

   패턴에 내포되어 있는 inductance에 의해 device를 OFF하는 순간 voltage spike가 발생하기 때문이다.

   전압이 변동하는 순간이 인덕턴스에 의해 전류로 생성되는 것이다.

   이 spike가 MOSFET의 허용범위를 넘어가면 MOSFET은 파손된다.
   실제로 디버깅을 하다보면 FET가 알 수 없는 이유로 불량이 되는 경우를 많이 보게된다.

   물론 취급의 부주의로 발생하기도 하지만 voltage spike때문에 발생하기도 한다.

   이를 방지하려면 source와 drain사이에 zener diode를 달거나 zener대신에 그 자리에 diode와 콘덴서,
   저항을 이용한 clamp회로를 구성하거나 snubber회로를 구성하면 된다.

   하지만... 귀찮다... 복잡하다..

   근본적인 대책을 적용하는것이 바람직한데 바로 패턴에 내포되어 있는 inductace성분을 최소화 하는
   것이다.

   어떻게 하면 패턴의 inductance 성분을 최소화 할 수 있나?
   - 패턴 굵기를 넉넉하게 설정
   - Current loop를 최소화 하고 가능한 path를 짧게 라우팅
   - Ground plane을 별도로 형성
   - Decoupling capacitor 적용
   - Device를 parallel로 구성했을 땐 balance를 맞추기 위해 각 gate에 ferrite beade나 저항을 적용

   [BODY DRAIN DIODE]

일반적으로 MOSFET을 제조할 때 diode성분이 생성된다고 한다. 이를 기생다이오드나
body drain diode 라고 한다.

   왼쪽과 같은 회로에서 source에 12V 입력하고 drain에서는 D12V의 ON/OFF를 제어하고 있다고 할 때
   만일 오른쪽 그림처럼 Q1의 방향을 바꿔서 source와 drain의 방향이 반대로 되면 어떻게 될까?

   어떻게 되냐면... 김대리에서 김과장으로 넘어가지 못한다.

   오른쪽 회로에선 Q1의 내부 MOSFET은 OFF되었어도 diode에 의해 source의 12V가 drain의 D12V로
   항상 넘어가게 된다.

   이 body drain diode와 관련한 MOSFET의 중요한 특성들이 있지만 너무 깊이 들어가므로 MOSFET에
   대한 초급 분석은 여기서 마치기로 한다.

[참고]
The Do's and Don'ts of Using MOS-Gated Transistors
- INTERNATIONAL RECTIFIER -

포스트의 부족한 내용이나 아쉬운 부분을 본 페이지에 특화된 google검색을 통해서 알아보세요.

Custom Search

MOSFET의 특징 및 활용 1/2

by nooriry — Wed, 12 Oct 2011 18:39:43 +0900

이번 포스트에선 MOSFET에 대해 알아보고 MOSFET을 이용한 회로 구성 방법에 대해 알아보기로 한다.

MOSFET은 매우 다양한 용도로 사용될 수 있는데 본 포스트에선 MOSFET을 switching의 용도로 사용 할
때 고려되는 부분에 포인트를 맞추고 설명토록 한다.

Transistor는 크게 BJT와 FET로 나눌 수 있는데 우리가 일반적으로 말하는 transistor가 BJT 이며 FET라고
부르는 소자가 이번에 살펴볼 MOSFET이다.

다음과 같은 순서로 포스트를 진행하고자 한다.

1. MOSFET의 개요

2. MOSFET의 특징

3. MOSFET datasheet 알고 보기

4. MOSFET을 이용여 회로 구성하기

본 포스트에서 1, 2, 3번 항목을 다루고 다음 포스트에서 4번 항목을 다루기로 한다.

☞ MOSFET의 특징 및 활용 2/2

우선 MOSFET을 취급하는데 주의할 점에 대해서 참고 문헌인 INTERNATIONAL RECTIFIER社의
application note에 자세히 나와있으니 한 번 짚고 넘어간다.

Application note에 의하면 MOSFET device를 취급할 땐 매우 주의를 기울여야 한다고 한다.
왜냐하면 power소자인 MOSFET은 매우 큰 입력 capacitance를 가지고 있기 때문에 lead에 언제든
큰 정전하가 내포되어 있을 수 있다.
그래서 anti-static이 고려되어있는 table이나 장비를 사용하지 않은 접촉, human touch는 device를 파손시킬 수 있다.

실제로 디버깅 할 때 MOSFET이 잘 망가진다. 이거.. 설계 잘못해서 그런거 아닌가 하는 걱정을
불러일으키기 때문에 취급에 주의하여 그런 factor들을 만들지 않아야 겠다.

1. MOSFET의 개요
   FET는 전계에 의한... 정공이... ... ...P/N접합의.... 어쩌고.. 저쩌고..   ... 머리... 아픕니다.
   우리가 필요한 내용만 알아봅시다.

   [FET의 구조]
   gate, source, drain pin으로 이루어져 있으며 다음과 같은 package들이 있다.

   [FET의 동작 원리]
   gate에 전압을 걸어서 source와 drain에 흐르는 전류를 제어

   [FET의 분류]
FET는 다음의 세가지로 분류할 수 있다.
   ① MOSFET (Metal Oxide Semiconductor FET)
       gate부분이 반도체의 산화 피막상의 금속 전극, 집적회로의 주류, 우린 이 소자만 알면 된다.
   ② JFET
       gate부분이 이종 반도체의 접합...  pass
   ③ MEFET
       gate부분이 금속 전극과 반도체에 집적... pass

2. MOSFET의 특징
   - n 채널, p 채널 type이 있다

   - n 채널 type device를 OFF 하려면 source 보다 gate 전압을 낮게 한다 (gate를 LOW).

   - p 채널 type device를 OFF 하려면 gate 전압을 0V 이상으로 입력한다 (gate를 HIGH).

   - gate가 전압으로 구동되기 때문에 소비 전력이 작다

   - 접합형 트랜지스터보다 고밀도 집적에 우수하여 많이 사용되고 있다

   - source와 drain가 동일한 구조한 구조로 되어있는 대칭형 소자다
      (전류가 source -> drain으로 흐를수도 있고 source <- drain으로도 흐를 수 있는 양방향 소자)

   - Power MOSFET은 제조할 때 diode (기생 다이오드 또는 body diode)가 자연히 생성된다고 하며
      diode를 제거한 device도 있다.

3. MOSFET datasheet 알고 보기
   P channel MOSFET의 datasheet에 나와있는 electrical characteristic을 살펴보고 각 각이 무슨 뜻인지,
   그에 따른 device선정은 어떻게 해야 하는지 살펴본다.

   MOSFET의 기호는 다음과 같다.

   p channel과 n channel은 gate의 화살표로 구분함을 알 수 있다.

   아래는 요 몇년간 잘 사용하고 있는 INTERNATIONAL RECTIFIER社의 p channel MOSFET 제품의
   datasheet에서 발췌한 table이다.

   각 파라미터가 의미하는것을 파악하면 원하는 회로에 적용할지 여부를 판단할 수 있게된다.

Device 내부에 diode가 들어있음을 알 수 있고 p channel type임을 알 수 있다.

- VDS
   source에 걸리는 전압과 drain에 걸리는 전압이며 최대 20V를 넘어선 안된다.
- ID
   source와 drain을 통해 흘릴 수 있는 continuous 파형의 최대 전류값이며 3.7A까지 가능하다.
- IDM
   source와 drain을 통해 흘릴 수 있는 pulse 파형의 최대 전류값이며 22A까지 가능하다.
- VGS
   source와 drain을 OFF시키기 위해서 gate에 입력될 수 있는 최대 전압은 12V 이다.
   gate에 0V를 넣어주면 device가 ON이 되어 source에서 drain으로 전류가 흐른다.
   gate에 0V 이상을 넣어주면 되면 device가 OFF된다.

[참고]
The Do's and Don'ts of Using MOS-Gated Transistors
- INTERNATIONAL RECTIFIER -

포스트의 부족한 내용이나 아쉬운 부분을 본 페이지에 특화된 google검색을 통해서 알아보세요.

Custom Search

AUTOCUT 프로그램을 사용하여 PCB 수율을 계산하는 방법

by nooriry — Fri, 15 Jul 2011 10:51:11 +0900

본 포스트를 읽기 전에 예전의 포스팅 내용인 수율을 높이는 PCB size계산법에 대해 원리를 숙지하고
있어야 합니다.
그래야 아래의 포스트 내용에 나오는 파라미터들을 이해할수 있습니다.

다음의 링크를 따라가서 간단히 숙지해 봅니다.

☞ 회로 설계 후 PCB생산할 때 최대 수율이 되도록 하는 PCB size 계산법

본격적으로 포스트를 시작하겠습니다.

본 포스트의 목적은 PCB의 크기를 결정할 때 어떤 크기로 선정해야 PCB원판에서 버리는 부분을 최소화
하여 경제적인 크기를 선정할 것인가에 대한것 입니다.
이를 위하여 autocut이란 프로그램을 사용할 것이며 자료실에 프로그램을 업로드 해 놓았으니 참고
하세요.

먼저 PCB의 크기선정을 위한 용어에 대해 숙지하고 있어야 합니다.

[용어 설명]
- SHEET
   A4용지가 큰 종이에서 자른것이듯 PCB도 큰 원판(sheet)에서 잘려져서 만들어집니다.
   PCB를 만드는 기본 재료로서 원판을 생산하는 업체마다 범용의 여러 사이즈가 있고 특수 사이즈들도
   있습니다.
   PCB를 제작하는 업체마다 주로 사용하는 원판의 크기가 제각각 이므로 사전에 확인을 해야겠습니다.
- PANEL
   원판은 너무 커서 실제 동박을 깔거나 에칭을 하는 작업에 사용하지 못합니다.
   그래서 작업하기 위한 사이즈가 있는데 이것이 panel입니다.
   원판을 몇 개의 판넬로 나누고 판넬에 우리가 원하는 target PCB가 몇 개 들어가는 형태가 전체의
   그림입니다.
   업체마다 작업 가능한 판넬의 크기가 틀리므로 사전에 확인을 해야겠습니다.
- UNIT
   Target PCB size가 되겠습니다.
   이 size엔 PCB guide가 포함 되어야 합니다.
- PCB GUIDE
   Target PCB를 wave에 흘리거나 할 때 보통 PCB의 rear쪽에 납조의 납이 튀는것을 방지하거나 레일에
   올려놓기 위한 목적등으로 5~10mm정도 guide가 필요합니다.
   물론 guide가 없이 설계되기도 하니 사전에 guide가 필요한지 확인하고 진행해야 합니다.
- SPACING
   UNIT과 UNIT의 사이에 필요한 간격입니다.
   V-cut을 위한 용도입니다.
- SIDE
   판넬 바깥쪽 테두리에 설정되어야 하는 공간입니다.
   판넬 들고 내리고, 작업할 때 필요한가 봅니다.
   업체마다 요구되는 크기가 다르므로 사전에 확인을 해야겠습니다.

[프로그램]
요구되는 target PCB의 size는 다음과 같다고 가정합니다.
- WIDTH : 130mm with PCB guide
- HEIGHT : 190mm
- SHEET : 1092 * 1244mm

AUTOCUT프로그램을 구동하고 위의 내용을 입력 합니다.

나머지 필요 항목들도 입력 합니다.
- SPACING : 2mm
- PANEL : 250 ~ 650mm
- SIDE : 7mm

그리고 마지막으로 오른쪽 아래에서 'Cut'을 누르니 결과가 나왔습니다.

원판에서 48개의 target PCB가 나오며 수율은 87%이네요. 나쁘지 않습니다.

실제 사용된 판넬의 크기는 540*588mm이고 원판에서 1080*1176mm가 사용되네요.

그리고 'C Size'탭을 누르면 판넬의 크기도 그림으로 보이니 확인해 봅시다.

포스트의 부족한 내용이나 아쉬운 부분을 본 페이지에 특화된 google검색을 통해서 알아보세요.

Custom Search

[PCB AUTOCUT SYSTEM] PCB 수율 계산 프로그램

by nooriry — Thu, 14 Jul 2011 18:46:20 +0900

[자료]

AUTOCUT.zip

- TITLE : PCB AUTOCUT SYSTEM
- PCB 원판 사이즈를 입력하고 target size를 입력하여 수율과 작업 판넬을 검토하는 프로그램

[HDDSCAN] HDD, USB MEMORY의 bad block등을 검출

by nooriry — Thu, 14 Jul 2011 14:49:49 +0900

[자료]

HDDScan_v30.zip

- TITLE : HDDSCAN
- VERSION : 3.0
- PATA, SATA HDD나 USB MEMORY등 각종 disk의 bad block검출, 온도 데이터 확인,
Firmware정보, serial 번호등 각종 information 확인

[출처]
http://www.hddguru.com/